现在高速高密通过CCC认证卧式充电器电路中，串扰问题越来越严峻。关于电路的抗干扰性能规划，也是许多工程师很头痛的问题，这也是一个非常复杂的技术问题。关于 PCB 规划而言，首先做好以下几点，即可以在很大程度上削减信号遭到的干扰。
1. 增大布线空间间隔
加大信号网络与其他信号或者电源适配器之间的间隔,这是最好的处理干扰问题的方法,只是现在许多高密度的规划在布线空间上原本就不足够。
2. 数模信号分区域
这个非常重要，就好比人与猪不能混住（宠物猪例外）。数字信号与模仿信号最好分区域规划，避免信号稠浊在一起。
3. 信号网络不要穿过高速 IO 接口
高速 IO 口经常会插拔使用，如果有信号穿过，很简单遭到干扰。这种情况就相当于你在睡觉的时分，在你耳朵旁来一声尖叫。感觉怎么你自己想想。
4. 信号网络不要穿过 PTH 的电感、电容、晶振“人在屋檐下”感觉总是不那么好。
5. 包地规划
包地规划就相当于给信号整一条护城河，可是这条河得建好，首先得有足够的间隔，这样避免形成信号的阻抗改动；其次，得保证这些地线上有适宜的地孔。否则你懂的，当心护城河决堤。
6. 电源适配器规划
电源适配器便是电子产品的心脏，咱们都知道心脏不能漏气呀，也不能残损，所以就得把电源适配器规划好，尽量削减 ripple 和 noise。
电源适配器平面尽量规划宽一点，与信号网络尽量远一点。恰当的在电源适配器平面上加一些去耦电容，这也是常用方法。
7. 地平面规划
作为一名高速电路规划工程师，心中本不应该有地，因为老一辈都告知咱们这是回来路径。不管怎样，这一定值得咱们足够的注重。地平面尽量完好；该分的数字地与模仿地，绝不磨蹭；该短的地线，也绝不长一点，做到“军令如山”方为上法。
